MANUFACTURE OF SEMICONDUCTOR DEVICE

Publication number: JP61030059
Publication date: 1986-02-12

Inventor: YASUMOTO MASAAKI; HAYAMA HIROSHI;

ENOMOTO TADAYOSHI NIPPON ELECTRIC CO

Applicant: Classification:

- international: H01L25/00; H01L21/18; H01L21/768; H01L21/822;

H01L23/522; H01L27/00; H01L25/00; H01L21/02;

H01L21/70; H01L23/52; H01L27/00; (IPC1-7):

H01L21/88; H01L25/04

- European: H01L21/18B2; H01L21/822B Application number: JP19840150598 19840720

Application number: JP19840150598 19840720
Priority number(s): JP19840150598 19840720

Report a data error here

Also published as:

EP0168815 (A2)

US4612083 (A1)

EP0168815 (A3) EP0168815 (B1)

Abstract of JP61030059

PURPOSE:To shorten a product-manufacturing term, by a method in which each two of circuit substrates having active layers, insulating layers and metal bumps are combined with the bumps contacted respectively, and then the resulted combinations are stacked, in a case where the circuit substrates having different functions are stacked to make a multi-layer IC. CONSTITUTION:An active layer 102 having an AI metal wiring is formed over a substrate 101 such as an insulator. An SiO2 film 103 is coated thereon and is bored with a required number of openings using photo etching. After metal bumps 104 contacting with the layer 102 are buried therein, insulating adhesive 105 such as polyimide resin is coated thereon thickly and is polished to expose the surfaces of the bumps 104. Thus a first circuit substrate 150 is provided which is buried with the adhesive 150 between the bumps 104 and has a planar surface. Next, a second circuit substrate 151 formed in the same way is combined with the first substrate 150 with the bumps 104 and 104' contacted, and the two substrates are heated to be integrated. Such integrated combinations are stacked by a desired number according to the request to make multi-functional.

Data supplied from the esp@cenet database - Worldwide

⑩日本国特許庁(JP)

10 特許出願公開

母公開特許公報(A)

. 昭61-30059

@Int.Cl.4

識別記号

庁内整理番号

❷公開 昭和61年(1986)2月12日

H 01 L 27/00 21/88 25/04

8122-5F 6708-5F 7638-5F

7638-5F 審査請求 未請求 発明の数 1 (全 5頁)

半導体装置の製造方法

⑨特 顧 昭59-150598

❷出 願 昭59(1984)7月20日

母 明 者 安 本 母 明 者 東 山

雅昭

哥

東京都港区芝5丁目33番1号東京都港区芝5丁目33番1号

日本電気株式会社内

砂発 明 者

葉 山 御 本 忠 浩 東京都港区芝5丁目33番1号 銀 東京都港区芝5丁目33番1号

日本電気株式会社内日本電気株式会社内

の出 関 人

硬 本 忠 氏 民本電気株式会社

東京都港区芝5丁目33番1号

四代理人 中理士内原

明 細 書

発明の名称 半導体装置の製造方法

特許請求の範囲

発明の詳細な説明

〔 滋業上の利用分野 〕

本発明は、学導体集積回路に係り、更に詳しく は、機能が異なる学導体集積回路あ板を積滑して 得られる多層学等体集積回路の製造方法に関する。 〔従来技術とその問題点〕

多層半導体集積回路は、トランジスタ,ダイオを一下・抵抗・容量等の機能電子と各機能電子と各機能電子と各機能電子を機能電子を機能である機能である機能である機能を複数層をできる。多層半導体集積回路の低化が関係できる。多層半導体集積回路の製造方法を関係を必要を表現を表現である。のの上や、多機能化が、以前第1の能動をといるものは、(1)第1の能動を上に、アマーカーのは、(2)を開発した。シープを用いてアーールにおいはストリップと一ク等を用いてアーールにあるいはストリップと一ク等を用いてアーールにあるいはストリップと一ク等を用いてアーールにあるいはストリップと一ク等を用いてアーールにあるいはストリップと一ク等を用いてアーールにあるいはストリップを用いてアーールにあるいはストリップを用いてアーールにあるのは、名の「各種を形成し、以下、とれらの工程を繰り返すとといます。

IEDM Technical Digests, PP. 364, 1983)。
しかしこの方法には、能動層を順に形成するため、製造期間が長くなる、参留りの低下が激しい、等の短所がある。更には、各能動層の表面を平担にする技術、既に形成されている下層の能動層の素子特性を劣化させずに新しく接層する能動層を作製する低温プロセス技術、あるいは大面積のSOI 構造を形成する技術、等新たに開発を必要とする新技術が多い。

〔本発明の目的〕

本発明は、従来の多層半導体集長回路の製造方法の欠点を缺去できる多層半導体集積回路の製造 方法を提供することを目的とする。

「毎頃の機成う

本発明に依れば、表面に絶縁層が形成された半 等体装置を半導体基板上に形成し、前配絶縁層の 一部分を貫通する金属パンプを形成して得られる 半導体回路基板を2枚単偏し、一方あるいは両方 の半導体回路基板の表面に数金属パンプを十分に 覆い、しかも表面がほぼ平担になる腹厚の絶縁性 樹脂接着剤層を回転塗布し、しかる後、酸配金属パンプの表面が現われるまで、酸絶縁性樹脂袋着剤層を一様にエッチングし、次にこれら2枚の半導体回路基板表面を互い対向させた状態で、阿半導体回路基板上の金属パンプが互いに一致するようにして四半導体回路基板を接触させ、腹絶無性樹脂接着剤層を加熱,乾燥させることにより、阿半導体回路基板を接着させ、しかも酸金属パンプーク表を覚めた接続させることを特徴とする半導体表面の製造方法が得られる。

〔実施例〕

以下、図面を用いて本発明の契施例を詳細に説明する。第1図(a)~(f)は本発明を用いた多層半導体集積四路の製造方法の流れである。第1図(a)は、シリコン・ガリウム砒素等の半導体や二酸化シリコン・サファイア等の絶縁体からなる遊板101上に、機能素子、およびこれらを互いに接続するアルミニウム等の金属配額からなる能動層102と、102を保限する二酸化シリコン等の絶録層103を形成した半導体図路施板1を示したもので

ある。この半導体図路基板1は、通常の二次元集 機図路を製造するプロセス、例えばNMOSプロセス、PMOSプロセス,CMOSプロセス,パイポー ラブロセス、等により作製される。

次に第1図的に示すように、1上の103の一部に開口部を散け、この同口部に金等の金属パンプ104を形成する。第1図的を形成する方法として、写真喰剤法を用いてパターン化されたフォトレジストをマスクとし、ファ酸等の楽品を用いて二酸化シリコン等の103を開口した徒、真空蒸着等により103の膜厚より厚い、金等の金属膜を形成し、最後にフォトレジストを除去(リフトオッフ法と言う)し、金属パンプ104を形成する方法等がある。尚、104は飽動層102と機能的に接続されている。

この後、第1回にに示すように、絶縁層103、 かよび104上に、104を完全に覆い、しかも表面が殆ど平担化される膜厚のポリイミド系樹脂等の絶縁性樹脂接着剤をスピン造布する。例えば、 金属パンプの高さを能動層102の表面から測って 1.5 Amとし、ポリイミド系樹脂の膜厚が 2.5 Am 程度になるように、スピン速度やスピン時間を過ぶと、強布後の表面はほぼ平担になる。次に酸素プラズマ中等で絶縁性樹脂接着剤層を袋面から一様に金属パンプ104の袋面が摂われるまでエッチングイる。

この結果、第1図(4)に示されているように、金 質パンプ104が露出し、それ以外の部分が平担を 絶像性樹脂接着剤層105でかかわれた半導体回路 基板1が得られる。以上の工程を経た半導体回路 基板を2枚準備し、一方の表面を上向きに、他方 の表面を下向きにし、これらの半導体回路基板に 設けられた金属パンプの位置が互いに一致するよ りに目合せを行なう(第1図(6)]。以下の説明では、下の半導体回路基板を第1の回路基板151と称 する。図面番号は、150が第1図(4)の番号を、 151が第1図(4)の番号にダッショがついたものを 使用する。

目合せ方法の1例として、細少投影器光機等に

用いられているオフ・アクシス法がある。目合せ 装置内に2か所の目合せ場所を設ける。それぞれ の目合せ場所にはチップあるいはウェハーを固定 するステージと目合せ基準マークが設けられてい る。 2 か所の目合せ基準マークの距離はあらかじ め込められている。まず、180 , 151をそれぞ れのステーツに固定した後、ステージを微動させ、。 それぞれの目合せ高準マークと一致させる。次に、 一方、例えば 150 が固定されているステージを目 合せ基準マーク間の距離だけ移動させ、150が 151の直下へ来るようにする。この結果、150 と151はステージを移動させる機械的な精度内で 目合せされる。

保った状態で、150と151を接触,加熱し、 半導体集積回路が実現できる。との時、金属パン ブ104,104 も接触し、150と151は、104, 104 を介して電気的に接続される。105,105

最後に、150と151の平面方向の相対位置を 105,105 を乾燥させることにより、105と 105 を接着させ、第1図(f)に示されている多層

205 は、金禺配線、207,207 シよび金禺パ ンプ209,209を介して接続され、目的とする 回路を形成することができる。

第2回は、2層半導体集積回路について示され ているが、上下層に、それぞれ、従来方式を用い て作製されたk層、k層半導体象積回路を用いれ ば、(k+k′)層の多層集積回路も実現できる。 あるいは、第2回において、上層の絶縁腱202′ を貫通する垂直配譲をあらかじめ設けておき、本 発明を用いて上下層を積磨した後、上層の基根 201′を除去し、再び本発明を用いて、第3の回路 基根を積層する工程を繰り返せば3層以上の多層 半導体集積回路も実現できる。3層機層した場合 の一例を第3図に示す。301は、第1の回路基板 で第2図の250に相等する。 302 は第2の国路 **基板で第2図の251から基板201 を除去したも** のに相等する。301、302を構成する素子名は、 第2図のそれと等しい。 新しく追加されている部 分は、絶縁膜 202′を貫通する金やアルミニウム券 からなる垂直配線 804である。 303は、第3の

がポリイミド系樹脂の場合。加熱する温度は250 ~400℃ ,時間は20~60分である。加熱時化 150と151、の間にある一定の圧力を加えれば、 104と104 は互いに拡散階接され、104,104 間の電気抵抗が非常に小さくなる他、150と 151'の接着力も強化される。

第2回は、本発明の製造方法を用いて作製され た2唐半導体集積回路の一例である。201は第 1の回路基根(以下下層と称する)250のシリ コン等の基板 , 202は二酸化シリコン等の絶縁膜 , 220は、シース,ドレイン 203, 205. チャネ ル 204 , ゲート 206 が 80 I 構造上に作製され た下層の薄膜トランジスタである。201は下層 の金属配額,208は、下層の絶線層である。また。 209は、下層の金属パンプ,210は下層の絶縁 性樹脂接着剤履である。尚、第2の回路基板(以 下、上層と称する)251の9ち、下層と同一衆子 は、下層の東子番号にダッシュが付けられている。 第2図に示されているように、上下層の碑膜トラ ンジスタ, 220, 220' のソース, ドレイン 205,

回路基板である。311は基板 ,305 は、絶縁膜 , 308は薄膜トランツスタ, 307は、金属配額, 308は、絶极度、309は、金属パンプ、310 は、第3の個路基板上に形成された絶象性樹脂接 潜列層である。306は、307,309,209 を 介して電気的に、207′と姿貌されるから、第1, 第2,第3の凹路蓋板は、機能的に接続される。

第1図の説明では、絶縁性樹脂接着剤層を飾り および第2の回路基板に形成する場合について説 明したが、一方の団路勘板にのみ形成する場合で あってもかまわない。また、第2図,第3図に4 いて、各層の回路蒸復として801構造を示した が、これに殴るものでない。金く異なる基板、た とえばシリコン基板と 808基板。シリコン基板と ガリウム砒素基板でもかまわない。あるいは、全 く異なる機能、例えば、CMOS集積回路とイメー ジセンサ,信号処理用集積回路と発光,受光素子 との組み合わせ等でもよい。また、第1の回路基 根と第2の回路基根のサイズが異なってもかまわ ない。例えば、ウェハースケール集積回路上に複

数個の小さなチップを復磨する場合も考えられる。 〔発明の効果〕


図面の簡単な説明

第1図(4)~(1)は本発明による多層半導体集積回


代票人 弁理士 内 沼







サ | 図



: 才2図

かる図

